J9九游会AG

   邮箱查询  发邮件(jian)

      在EMC设计中,电容是应用广泛的元件之一,主要用于构成各种低通滤波器或用作去耦电容和旁路电容。大量实践表明:在EMC设计中,恰当选择与使用电容,不仅可解决许多EMI问题,而且能充分体现效果良好、价格低廉、使用方便的优点。若电容的选择或使用当,则可能根本达不到预期的目的,甚至会加刷EMT程度。


      本文根据EMC设(she)计(ji)(ji)原理(li)和(he)不同结构(gou)电(dian)容的(de)特(te)点(dian),结合(he)相关研究的(de)新(xin)进展,针对(dui)电(dian)容在EMC设(she)计(ji)(ji)中的(de)一些不恰(qia)当的(de)认识与(yu)做法,讨论了电(dian)容在EMC设(she)计(ji)(ji)中的(de)应用技巧(qiao),对(dui)EIC设(she)计(ji)(ji)具有指导作用。

EMC设计

1、滤波器结构的选择
      EMC设计中的滤波器通常指由1,C构成的低通泌波器。不同结构的滤波器的主要区别之一,是其中的电容与电感的联接方式不同。滤波器的有效性不仅与其结构有关,而且还与连接的网络的阻抗有关。如单个电容的滤波器在高阻抗电路中效果很好,而在低阻抗电路中效果很差。


      传统上,在滤(lv)波器(qi)两端(duan)的端(duan)接阻抗为50欧姆的条件(jian)下描(miao)述(shu)滤(lv)波器(qi)的特性(这一点(dian)往往未被注意),因(yin)为这样测试方便,并且是符合(he)射频标准的。

      但是,实(shi)践(jian)中源阻抗Zs和负载(zai)阻抗Zi很(hen)复杂,并且(qie)在要抑制的(de)频率(lv)点上可能(neng)是未(wei)知的(de)。如果滤波器(qi)的(de)一端或两端与电抗性元件相联结,则可能(neng)会产生谐(xie)振,使某些频率(lv)点的(de)插(cha)入损耗变(bian)为(wei)插(cha)入增(zeng)益。


      可见,正(zheng)确选(xuan)择滤(lv)波(bo)(bo)器的(de)(de)(de)(de)钻构至关重要。究竟是选(xuan)择电(dian)容、电(dian)感(gan)还是两者的(de)(de)(de)(de)组合,是由所(suo)谓的(de)(de)(de)(de)”大不匹(pi)配原(yuan)则“决(jue)定的(de)(de)(de)(de)。简(jian)言之,在(zai)任何滤(lv)波(bo)(bo)器中,电(dian)容两端存在(zai)高阻抗,电(dian)感(gan)两端存在(zai)低(di)阻抗。图1是利用大不匹(pi)配原(yuan)则得到的(de)(de)(de)(de)滤(lv)波(bo)(bo)器的(de)(de)(de)(de)结(jie)(jie)构与Z5和(he)ZL.的(de)(de)(de)(de)配合关系。每种(zhong)情(qing)形(xing)给出(chu)了(le)2种(zhong)结(jie)(jie)构及相应的(de)(de)(de)(de)衰减斜率(n表示滤(lv)波(bo)(bo)器中电(dian)容元件和(he)电(dian)感(gan)元件的(de)(de)(de)(de)总(zong)数)。


滤波器的结构与Zs和Z.的配合关系
滤波器的结构与Zs和Z.的配合关系


但是,如何判定2,和乙的值是高或低,一些资料上并未作具体说明[1,2],实践中也往往不清楚。
Zs和1.的所谓的高值或低值的临界选取有一定的随机性,选取50n作为边界值是比较合适的。顺便指出,在电子电路中,因信号一般较弱,而RC低通滤波器对信号有一定的衰减,故很少使用。


2、自谐振频率与载止须率
2.1去相电容的自谐振频率
实际的电容都有寄生电感Ls,Ls的大小基本上取决于引线的长度,对圆形、导线类型的引线,上’的典型值为10mH/cm[3]。典型的陶瓷电容的引线约有6mm长,会引入约15mll的电感””,引线电感也可由下式估算[4]:

公式


其中:/和r分别为引线的长度和半径。
寄生电感会与电容产生串联谐振,即自谐振,在自谐振频率fo处,去耦电容呈现的阻抗小,去耦效果好。
但对须率f高于f/o的噪声成份,去耦电容呈电感性,阻抗随频率的升高而变大,使去耦或旁路作用大大下降。实践中,应根据噪声的高频率faax 来选择去根电容的自谐振频率f0,佳取值为fo=fmmx。


      但(dan)是,一些资(zi)料上(shang)(shang)只是从电(dian)容的(de)寄(ji)(ji)(ji)生电(dian)感(gan)的(de)角度给出了自(zi)诺舔频(pin)(pin)率fo的(de)资(zi)料。实(shi)际上(shang)(shang),去(qu)根(gen)电(dian)容的(de)自(zi)谐振频(pin)(pin)率不(bu)仅(jin)与电(dian)容的(de)寄(ji)(ji)(ji)生电(dian)感(gan)有关,而且还与过孔的(de)寄(ji)(ji)(ji)生电(dian)感(gan)[5]、联结去(qu)耦电(dian)容与芯片电(dian)源正负(fu)极引脚的(de)印制导线的(de)寄(ji)(ji)(ji)生电(dian)感(gan)[6.7]等都有关系(xi)。如果不(bu)注意这一点,查(cha)得的(de)资(zi)料或(huo)自(zi)己的(de)估算往往与实(shi)际情况(kuang)相去(qu)甚远(yuan)。


实践中,一般是先确定去耦电容的钻构(电容的寄生电感与其钻构关系密切),再用试验的方法确定容量。


2.2电源滤波器的钓自谐振频率
      在交流电源进线与电源变压器之间设置电测滤波器是抗EMI的常用措施之一。常用的电源滤波器如图2所示。人们一般对去耦电容的自谐振须率问题比较注意,实际上电源滤波器也有自谐振频率问题,处理不当,同样达不到预期的目的。


对图2所示的滤波器,分析可知,当电感的电阻rL很小时,自谐振频率分别为:

自谐振频率

自谐振频率(图)

设(she)计电源滤波器时,必须使滤波器的自谐振(zhen)频率(lv)(lv)远小于噪声频率(lv)(lv)。处理不(bu)当,不(bu)仅不(bu)能衰(shuai)减(jian)噪声,反而(er)会放大确声。


      例如(ru)[8]图2(a)所示(shi)的滤(lv)波(bo)器,如(ru)果取1=lalH,rl.=l歌婷,C=0.47uF(这也是许多(duo)资料上推荐的参数),可算出f0=5.2kHz。而EMC测试中的快速脉冲群频率为5.0klHz(2kV)或2.5kHz(4kY),5.0kHz刚好(hao)谐据,2.5kHz也不会被衰诚,如(ru)图3所示(shi)。这说明滤(lv)波(bo)器中元件参数选取不当,可能根本起(qi)不到提(ti)高(gao)EWC性能的作用。

电源滤波器

图2:电源滤波器



滤波器的幅频特性

3、电容结构的选择
      从理论上讲.电容的容量越大,容抗就越小,滤波效果就越好。一些人也有这种习惯认识。但是,容量大的电容一般寄生电感也大,自谐振须率低(如典型的陶瓷电容,0.1uF的fo=5MHz,0.0lulF的fo=15Mlz,0.00luF的fO=50MHz),对高频噪声的去耦效果差,甚至根本起不到去耦作用。分立元件的滤波器在频辛超过10MHz时,将开始失去性能。元件的物理尺寸越大,转折点频幸越低。这些问恩可以过选择特殊结构的电容来解决。


      贴片电(dian)(dian)(dian)容的(de)(de)(de)寄生电(dian)(dian)(dian)惑(huo)几乎为(wei)零,总的(de)(de)(de)电(dian)(dian)(dian)够也可以减小到元(yuan)件本身的(de)(de)(de)电(dian)(dian)(dian)感、通常(chang)只是传统(tong)电(dian)(dian)(dian)容寄生电(dian)(dian)(dian)感的(de)(de)(de)1/3~1/5,自(zi)谐(xie)振须率可达同样容量的(de)(de)(de)带引线电(dian)(dian)(dian)容的(de)(de)(de)2倍(也有(you)资料说可达l0倍),是射频应用(yong)的(de)(de)(de)理想(xiang)选(xuan)择。传统(tong)上,射频应用(yong)一般(ban)选(xuan)择瓷片电(dian)(dian)(dian)容。但(dan)在实践中,超小型聚脂或聚苯乙烯(xi)薄膜(mo)电(dian)(dian)(dian)容也是适用(yong)的(de)(de)(de),因为(wei)他们的(de)(de)(de)尺(chi)寸与(yu)瓷片电(dian)(dian)(dian)容相当。


      三端电容(rong)能(neng)将小(xiao)瓷片电容(rong)频率范围从(cong)50Hz以下拓展到200Mlz以上,这对抑制(zhi)VHF频段的(de)噪声是很有用的(de)。要在VMIF或更高的(de)频段获得更好的(de)滤(lv)波效果,特别是保护屏蔽体不被(bei)穿透,必须使用馈通电容(rong)。


4、电容容量的选择
在数字系统中,去耦电容的容量通常按下式估算:

估算

其中:/x1为(wei)瞬变(bian)电(dian)流;AN为(wei)逻辑(ji)器(qi)件允许的电(dian)源电(dian)压变(bian)

电源电压变

此(ci)外。当电(dian)源引线比较长时(shi),瞬变电(dian)流会引起较大的压(ya)降(jiang),此(ci)时(shi)就要(yao)加容(rong)纳电(dian)容(rong)以维持器件要(yao)求的电(dian)压(ya)值。


5、去根电容的安装方式与PCB设计
      安装去耦电容时,一般都知道使电容的引线尽可能短。但是,实践中往往受到安装条件的限剑,电容的引线不可能取得很短。况且,电容引线的寄生电感只是影响目谐振须率的因素之一,自诺振频率还与过孔的寄生电感、相关印制导线的寄生电感等因素有关。一味地追求引线短,不仅困难。而且根本达不到目的。


      这说明要保证去耦效果,在PCB设计时,就要考虑相关问题。设计印制导线时,应使去耦电容距离芯片电源正负楼引厕尽可能近(当然电容引线要尽可能短)。设计过孔时应尽量减小过孔的寄生电感。


6、结语
      人们不断纠正或放弃电容在EWC设计中的一些传统认识与做法。电容在EC设计中的作用大小与多种因素有关,已其中的很多因素一直在不断的研究与变化中。所以,要充分发挥电容在EC设计中的作用,及时了解相关研究的新进展,及时采用新技术,是非常重要的。


J9九游会AG检测是一家从事电磁(ci)兼容emc测试(shi)FCC认证、无线产品认证的第三方检测公司,相关产品测试问题可在线咨询工程师!

免费电(dian)话:4008-707-283


阅读本文的人还阅读了:

1、电磁兼容测试项(xiang)目有(you)哪些?
2、emc设计的(de)技巧:避(bi)免电磁兼容测(ce)试失(shi)败(bai)的(de)有效方法